Intel оголошує нове озеро для каскаду ксеона з об'ємом до 48 ядер

Intel оголосила про наступне сімейство процесорів Xeon Cascade Lake, яке планує запустити в першій половині наступного року. Нові частини представляють істотне вдосконалення, маючи до 48 ядер та 12 каналів пам'яті DDR4 на розетку, підтримуючи до двох розеток.

Каскадне озеро Intel Xeon матиме немонолітний дизайн

Ці процесори Cascade Lake пропонують більш високий рівень продуктивності, ніж масштабовані процесори Xeon (SP). Сьогоднішні мікросхеми Xeon SP використовують монолітну штамп, до 28 ядер та 56 ниток. Натомість Cascade Lake AP буде багатопроцесорним процесором з декількома плашками в одному пакеті. AMD використовує аналогічний підхід для своїх порівнянних продуктів, при цьому процесори EPYC використовують чотири штампи у кожному пакеті.

Ми рекомендуємо прочитати нашу статтю про AMD, яка може вирішити проблеми з пам'яттю EPYC Rome з інтерпозатором

Перехід до багаточипової конструкції , ймовірно, тому що, коли масиви стають більшими та більшими, вони швидше містять дефект. Використання декількох менших штампів запобігає появі цих дефектів. Оскільки виробничий процес Intel 10nm все ще недостатньо хороший для масового виробництва, нові Xeons продовжуватимуть використовувати версію 14-нм-технологічного процесу компанії. Для величезної кількості каналів пам'яті знадобиться величезна розетка, яка в даний час вважається 5903-контактним роз'ємом.

Зокрема, Intel перераховує лише одне число основних ядер для цих процесорів, а не звичайну комбінацію ядер і ниток. Незрозуміло, чи це означає, що нові процесори не матимуть HT, або якщо компанія вважає за краще наголошувати на фізичних ядрах та уникати деяких проблем безпеки, які може представляти HT у певних сценаріях використання.

Загалом компанія заявляє, що на 20 відсотків покращується продуктивність порівняно з поточними пакетами Xeon SP і на 240 відсотків порівняно з EPYC AMD, при цьому більший приріст робочих навантажень вимагає значного використання пропускної здатності. пам'ять. Нові процесори включатимуть низку нових інструкцій AVX512, призначених для підвищення продуктивності працюючих нейронних мереж.

Шрифт Techpowerup