Тигрове озеро: 10nm чіп-пакетів на 50% більше кешу l3

Tiger Lake-U представить 50% -ве збільшення ємності кешу L3, яке підніметься з 8 МБ до 12 МБ, завдяки розміщенню дампа процесора від @ InstLatX64 у Twitter. Це означає збільшення до 3 Мб кешу L3 на ядро.

Tiger Lake-U представить 50% збільшення ємності кешу L3

Як і очікувалося, модель Tiger Lake-U - це 4-ядерний процесор з HyperThreading. Оприлюднене зображення також показує, що зразок інженерії працює на частоті 3, 4 ГГц, що є пристойною частотою для моделі перед виробництвом.

Зображення також містить купу прапорів, що представляють підтримувані набори інструкцій. Це підтверджує підтримку AVX-512 як Sunny Cove, але, схоже, не має прапора avx512_bf, якого можна було б очікувати, якби він підтримував bfloat16, як процесори Cooper Lake Xeon з початку наступного року.

Звалище показує, що чотириядерний Tiger Lake-U має 12 МБ загального кешу L3, що на 50% більше. Це вписується в перероблений кеш-пам'ять, який Intel розкрила для Willow Cove, ядра центрального процесора Tiger Lake, хоча переробка дизайну кешу, ймовірно, передбачає зміни, більші, ніж просте збільшення розміру. Наприклад, більший кеш-пам'ять має більшу затримку, тому, ймовірно, буде деяке нижнє регулювання капо.

Озеро Тигр планується випустити наступного року. Ці процесори також матимуть інтегровану графіку Gen12 'Xe', яка матиме нову функцію відображення та основне оновлення набору інструкцій. Ми будемо інформувати вас.

Шрифт Tomshardware