Western Digital оголошує процесор risc swerv

Western Digital співпрацює з архітектурою відкритих інструкцій RISC-V (ISA), за допомогою якої кожен може виготовити дизайн процесора, не платячи нічого в роялті чи ліцензійні внески. Нарешті він оголосив процесор SweRV RISC-V з ліцензією Open Source.

Новий процесор SweRV RISC-V з ліцензією Open Source

У 2017 році компанія пообіцяла перейти на RISC-V у своїх продуктах переробки продуктів зберігання з метою доставки мільярда ядер у найближчі два роки. Nvidia також почала переходити від фірмових ядер до RISC-V для приводу вводу / виводу своїх графічних продуктів, Rambus використовує RISC-V для захисних частин і навіть знайшов шлях до контролерів накопичувача SSD.

Рекомендуємо прочитати нашу статтю про Windows 10 ARM, щоб мати змогу запускати 64-розрядні програми на власній основі

Ядро самого SweRV - це двостороння суперскалярна реалізація 32-бітного варіанту ISA RISC-V, що включає дев'ятиступеневий трубопровід, здатний завантажувати кілька інструкцій, для одночасного виконання в порядку. Наразі розгорнуте на 28nm CMOS технологічному вузлі, ядро ​​працює на частоті до 1, 8 ГГц і досягає орієнтовної пропускної здатності 4, 9 CoreMarks на мегагерц.

Western Digital підтвердив, що планує не тільки використовувати SweRV у власних продуктах, але й запускати її за ліцензією на відкритий код. Це вже було зроблено з двома підтримуючими технологіями: симулятором набору інструкцій SweRV (ISS), за допомогою якого зацікавлені сторони можуть протестувати ядро; та OmniXtend, який реалізує послідовну кеш-пам’ять через тканину Ethernet, орієнтуючись на все, від процесорів до графічних процесорів та копроцесорів машинного навчання.

SweRV запуститься в першому кварталі 2019 року, підтвердив Western Digital. Що ви думаєте про оголошення цього процесора SweRV RISC-V з ліцензією Open Source?

Шрифт Techpowerup